英特尔高管称未来晶体管设计或降低对EUV光刻机依赖？咋回事

最近英特尔高管抛出个超有争议的观点，说未来晶体管设计能降低芯片制造对先进光刻设备依赖，这可太让人好奇咋回事

光刻设备现状

当下，ASML的极紫外（EUV）光刻机那可是制造高端芯片的关键宝贝。像7nm及以下节点的芯片制造，就全靠它把微小电路设计“打印”到硅晶圆上。而且这EUV技术复杂得很，一台EUV光刻设备得好多跨学科技术配合，才能量产有成本效益。比如说ASML的High NA EUV光刻机（EXE:5000），分辨率达到8nm，能让单次曝光的晶体管密度提高2.9倍，在生产速度上每小时能达到400至500片晶圆，比现在标准EUV速度提升100%至150%，大大的提升了产能。据英特尔的早期数据，High NA EUV机器用一次曝光和个位数处理步骤，就能完成早期机器三次曝光和约40个处理步骤的工作，厉害

英特尔的观点

可英特尔这位高管就厉害了，认为未来的环绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET）设计，会更多依赖光刻后的制造步骤，降低光刻技术在高端芯片制造里的整体重要性。他觉得，未来重点可能会从单纯靠光刻机缩小特征尺寸，转到更复杂关键的刻蚀工艺上来，要确保那些新型三维晶体管结构精确成型。这想法和现在的情况差异可大了，对现在的主流技术冲击不小。

主流技术方案

目前主流是鳍式场效应晶体管（FinFET）技术，它让晶体管底部连接绝缘材料，靠电流通过栅极来控制。但为了能从各个方向“包裹”栅极或者创建堆叠结构，芯片制造商就得更精细地，特别是横向地去除晶圆上多余材料。这可不容易，得花不少功夫。现在都用这种方式制造芯片，要是以后改变了，会有啥新变化真是让人期待

新型晶体管优势

未来要研发的GAAFET和CFET设计可不简单。它们不像现在光刻占据很重要地位，更多是关注光刻后的步骤。因为要保证这些新型三维晶体管的独特形状精确出来。而且未来的芯片集成度肯定会更高，如果传统光刻限制多，这些新设计说不定就能突破。它们要是真起作用了，能解决现在芯片制造中的难题，那可真是大变革

先进光刻需求

从现实情况看，虽然英特尔高管这么说，但先进光刻设备现在在高端芯片制造中还是重要地位没法动摇。像ASML的High NA EUV光刻机，带来更好分辨率和更高生产速度。它还让芯片制造流程简化。台积电等大型制造商还在不断更新设备。新的晶体管设计就算真发展起来了，能马上替代光刻设备吗？短期肯定是不太可能。光刻设备依旧为芯片制造提供坚实基础能力

未来技术趋势

综合发展状况来讲，也许未来芯片制造不能单靠先进光刻，也不是不需要刻蚀等其他工艺。未来会多种技术结合，发挥各环节的特长，一起朝着更高的集成度、更好的性能、更低功耗方向走。说不定像英特尔高管说的方向有发展空间，说不定也还得靠当下先进光刻设备升级改进。这都是未知数，但有一点肯定就是技术永远在更新进步。

既然未来晶体管设计和先进光刻设备发展这么不确定，大家觉得新设计能真降低对先进光刻设备依赖不？