4月29日英特尔18A制程大揭秘！重大飞跃你知道吗？

Intel 18A技术可太厉害了，这里面的创新改进简直能改变芯片市场格局！今天就来好好聊一下这神奇的Intel 18A。

前沿首创技术

Intel 18A那可是率先采用了业界首创的 PowerVia 背面供电技术！就这么一个技术，能将密度和单元利用率提升 5% 至 10% ！别小瞧这几个百分点，在科技领域那可是质的飞跃。而且还能降低电阻导致的供电下降，这就让 ISO 功率性能一下子提高了 4% 跟非背面供电设计比起来，固有电阻 (IR) 下降大大降低效果超级显著！

这种技术在Intel 18A里可是迈出了重要的第一步。放眼行业，别人可还在摸索的路上，Intel 已经率先冲出来，给芯片的发展打开了新的大门，为后续的技术发展指引了方向，意义重大

显著性能提升

通过 RibbonFET 和 PowerVia 这些改进，Intel 18A对比 Intel 3 工艺节点，性能表现十分亮眼。每瓦性能提高了 15%！这意味着在相同的能耗下，能做更多的事情，芯片使用起来肯定更高效。芯片密度也提高了 30%，小小的芯片能容纳更多的东西，功能更强大了。也就是说同样体积的芯片，Intel 18A能干更复杂的活儿。 尤其是面向高性能计算的优化上，它不仅能支持低电压（＜0.65V），还能支持高电压（大于 1.1V）。不同场景能自由切换，电压高那主频、性能和功耗也就跟着上去了，灵活多变，简直是芯片界的“多功能小能手”。

和 Intel 3 比，在相同功耗水平下，性能能提高 18%-25% ！就像原本跑步第二名的选手，突然一下子冲到了前面，把对手远远抛在了后头。Intel 18A轻轻松松就拔高了一大截儿。也不知道后续能提高到什么样的程度

面积与利用率优势

从芯片的面积缩放和利用率看，以标准的 Arm 核心为例，Intel 18A 比起 Intel 3 可厉害了。密度最高提升了 39%，平均约 30%。面积小了，能干的事却更多了，还节省了材料成本。利用了背面供电技术后，单元能源利用率能提高 8 - 10%，最坏情况的固有电阻 (IR) 下降降低了 10 倍。这就是把每一毫瓦的电都充分利用起来了，能源使用效率提高可不止一点点。其他芯片估计要投来羡慕的眼光，看来芯片市场又要“变天”

间距与工艺特点

Intel 18A 的 M0/M2 间距分别是 32nm/32nm 。虽说 M0 间距比 Intel 3 的 30nm 略高，但它集成了 PowerVia 背面供电技术。 M2 间距和 Intel 3 的 42nm 比，缩小超过 30%。缩小距离后，信息的传递更快、更准确。虽然这间距大于典型的 25nm，不过它能直接用 EUV 一次打印图案。原本典型方案得多道图案化，现在这样不仅工序成本降低了不少。如此一来，可以更高效地生产芯片，这对降低芯片的整体成本可太有帮助了。

与台积电对比

对比台积电N3E ，其最小金属间距为 23nm，台积电 N2应该也差不多，但没加入背面供电技术，要等到 2026 年的 N2P 才用。Intel 18A在技术应用上可是领先了不止一点。在 SRAM 密度方面，台积电 N2 说不定比 Intel 18A 高。但是从综合性能与技术架构来看, Intel 18A 可不全输。人家台积电也不弱，但 Intel 18A凭借独特技术有自己的优势，未来谁更胜一筹让我们拭目以待。

综合优化的价值

通过 DTCO 优化的 Intel 18A单元库和金属层, 实现了设计密度的提升和易用性。而且还把背面供电技术实现的工艺复杂度和成本降低了。在金属堆叠方面给了前端互连堆栈选项。17ML 是针对成本优化的，还能兼顾性能和成本，妥妥地站在了科技与经济的平衡点上。这种综合优化能给企业的发展带来了更多的可能性和更强的竞争力。这 Intel 18A 综合性能如此出众，真让人好奇它会给未来芯片市场带来什么样的变化。大家怎么看待 Intel 18A 和台积电系列芯片的竞争？快来评论区说说，觉得文章不错就点赞分享！